.jpg){kind=icon}
.jpg){kind=icon}
.jpg)
.jpg)
.jpg)
.jpg)
Beschreibung
Der PGY-PCIeLP-SBA PCIe Low Power Side Band Signal Analyser misst das Timing von Seitenbandsignalen und meldet Fehler während der Low-Power-Eingangs- und -Eingangszeit über einen langen Zeitraum, sodass Testingenieure die M.2-SSD-Geräte unter verschiedenen Betriebsbedingungen testen und debuggen können.
PGY-PCIeLP-SBA überwacht die Signale CLKREQ, REFCLK, PERSET und PWR der M.2-Schnittstelle unter verschiedenen Betriebsbedingungen. Er misst das Timing dieser Signale gemäß den PCIe- und M.2-Schnittstellenspezifikationen. Der Nutzer kann auch einen hardwarebasierten Trigger für bestimmte Timing-Messungen einstellen und wird während der automatisierten Langzeittests benachrichtigt. Die Benutzeroberfläche zeigt ein Timing-Diagramm mit einer abstrakten Ansicht des 100MHz Ref Clk-Zustands, des Low-Power-Zustands, des Neustarts, des Power-Recyclings und des Power-On-Zustands an, während die Testfälle ausgeführt werden.
Merkmale PCIe Low Power Side Band Signal Analyser
- Kostengünstiger Logikanalysator mit kontinuierlicher Streaming-Funktion zur Überwachung von Seitenbandsignalen
- Zeichnet die Timing-Wellenformen von PWR, CLKREQ, PERSET und REFCLK auf
- Power-ON Zustand
- Neustart
- Stromsparender Ein- und Austritt aus dem und in den L0-Zustand
- Misst Timing-Parameter
- Signalisiert den Ausfall von Timing-Parametern
- Auslöser für den Ausfall von Timing-Parametern
- Unterstützung für Berichte mit geringer Latenz zum Überschreiben von T-CRON-Parametern
- Berichtserstellung
PGY-PCIeLP-SBA verfügt über eine M.2-Extenderkarte mit Zugriff auf alle Seitenbandsignale, die an den PCIe Low Power Sideband Signal Analyser angeschlossen werden können. Die Software läuft auf einem Windows-PC und ermöglicht es, den Analysator für Messungen und Triggerbedingungen zu konfigurieren. Sie zeichnet kontinuierlich die Timing-Wellenformen auf und aktualisiert die Timing-Messübersicht mit statistischen und detaillierten Informationen.
Konfigurationspanel
Die Konfiguration ermöglicht es den Nutzern, die zu messenden Timing-Parameter einfach auszuwählen und den Trigger festzulegen, wenn diese Parameter ausfallen. Der Nutzer kann die Dauer der Aufzeichnung festlegen (sie kann mehrere Stunden betragen) oder die Analyse manuell stoppen. Die Auswahl von Pre- und Post-Trigger bietet die Möglichkeit, die Daten rund um die Triggerbedingung zu betrachten.
PGY-PCIeLP-SBA bietet leistungsstarke Debugging-Funktionen, mit denen der Benutzer Fehler in den aufgezeichneten Daten erkennen kann:
- Verknüpfung der spezifischen Messung mit der Timing-Wellenform mithilfe von Markern
- Sortieren der spezifischen Messung, um alle Treffer anzuzeigen
- Sortieren von fehlgeschlagenen oder erfolgreichen Messungen
- Unterstützung des Latenztoleranzberichts
Garantie
Für Hardware und Software gilt eine einjährige Garantie. Für die Sonden gilt eine monatliche Garantie auf alle Herstellungsfehler
Technische Daten
| Spezifikation |  |
|---|---|
Messparameter | Parameter Beschreibung |
TCRH AUS | CLQREQ# de-asserted high to clock geparkt |
TCRL EIN | CLQREQ# wird auf Low gesetzt, um die Uhr zu aktivieren |
TPVGL | Power Valid bis PERST# Eingang aktiv |
TPERST#CLK | REFCLK stabil vor PERST# Deassertion |
TPERST | Durchsetzungszeit von PERST# |
Dokumentation
Exerciser & Analyser von Prodigy
