Prodigy RapidIO Serial Protocol Analyser

PGY-SRIO-PA ist der branchenweit beste Serial Rapid IO Protocol Analyzer, der den SRIO-Verkehr mit Hilfe von Hardware erfasst

Preis auf Anfrage

Versandkostenfrei

Weitere Informationen
Konfigurieren
Angebot anfordern
Paypal-icon
Mastercard-icon
visa-icon
klarna-icon
Sepa-lastschrift-icon
invoice-icon
Produktnummer: PGY-SRIO-PA
Hersteller: Prodigy

Beschreibung

Der PGY-SRIO-PA ist ein leistungsstarker und benutzerfreundlicher Serial RapidIO Protocol Analyzer, der es Entwicklern und Validierungsingenieuren ermöglicht, den SRIO-Protokollverkehr effizient zu analysieren. PGY-SRIO-PA unterstützt die RapidIO Gen1- und Gen2-Signalisierung mit Datenraten von bis zu 10 Gbaud pro Lane. Es dekodiert sofort alle RapidIO 4.1-Paketformate und führt eine Fehleranalyse durch, damit Ingenieure die Interaktionen zwischen Host und Gerät genau analysieren können.

PGY-SRIO-PA ist der beste Serial Rapid IO Protocol Analyser der Branche. Er erfasst den SRIO-Verkehr mit Hilfe von hardwarebasierten einfachen und fortschrittlichen if-then-else-Triggern, Hardwarefiltern und detaillierten Protokollanalysen und ermöglicht so effizientes Testen und Debuggen von SRIO-Schnittstellen und spart Entwicklungszeit.

Ob im Labor oder im Feld, der PGY-SRIO Protocol Analyser bietet Ingenieuren eine kompakte, feldtaugliche und robuste Lösung für Protokollkonformitätstests, Debugging und Systemvalidierung für eine breite Palette von SRIO-fähigen Anwendungen.

Eigenschaften Serial RapidIO Protocol Analyser

  • Unterstützt Serial RapidIO Gen1 und Gen2 Protokolle mit Protokolldecodierung in Echtzeit.
  • Arbeitet mit  1.25/ 2.5/3.125/5.0/6.25/10 pro Lane (vom Benutzer wählbar).
  • Unterstützt  1-Lane und 4-Lane Linkbreiten mit flexibler Konfiguration über die GUI
  • Zwei  QSFP+ Ports für die gleichzeitige Erfassung von Link A und Link B Verkehr
  • Unterstützung von SFP+ Adaptern für Single-Lane-Tests mit optischen oder Kupfermodulen
  • Bis zu 64 GB tiefer Erfassungspuffer mit konfigurierbarer Pre-Trigger-Tiefe
  • Echtzeit-Dekodierung von Wartungs-, Messaging-, Doorbell-, NWRITE- und NREAD-Paketen
  • Vollständige Dekodierung von Kontrollsymbolen einschließlich SOP, EOP, REPLAY, LINK-Anfragen
  • Hardware-basierte Triggerung auf Paketfelder, Kontrollsymbole oder externe Eingänge
  • Erweiterte Triggerlogik einschließlich zustandsbasierter IFTHEN-ELSE-Sequenzen
  • Hardware-Filterung zum Ignorieren irrelevanter Pakete während der Erfassung
  • Leistungsstarke Such- und Post-Capture-Filterwerkzeuge in der GUI für detaillierte Analysen
  • Symbolansichten auf Link-Ebene für die Analyse von Low-Level-Aktivitäten und IDLE-Mustern
  • Zeitkorrelierte Dual-Trace-Ansicht für Seite-an-Seite-Vergleiche von A→B und B→A
  • Export der dekodierten Ergebnisse im CSV- oder TXT-Format zur Offline-Überprüfung
  • Trigger-in und Trigger-out-Ports für die Integration in Testsysteme (LVTTL-kompatibel)
  • Einfach zu bedienende Windows- und Linux-GUI für Einrichtung, Erfassung und Analyse
  • Hochgeschwindigkeitsschnittstelle USB 3.0 für schnelle Datenübertragung und minimale Einrichtungszeit
  • Kompakte, tischfreundliche Hardware, ideal für die Fehlersuche im Labor und im Feld
  • Vor Ort aufrüstbar für eine einfache Wartung und ein Remote-Firmware-Upgrade auf den neuesten Funktionsumfang
Serial RapidIO Protocol Analyzer Image 1
Serial RapidIO Protocol Analyzer Image2

Serial RapidIO Protocol Analyzer Image3

Garantie

Für Hardware und Software gilt eine einjährige Garantie. Für die Sonden gilt eine monatliche Garantie auf alle Herstellungsfehler

Technische Daten

Spezifikation

Serial RapidIO Protocol Analyzer Front

Protokoll-Unterstützung

RapidIO-Spezifikation v4.1 - Klasse 1, Klasse 2

Unterstützte Baudraten

1.25 / 2,5 / 3,125 / 5,0 / 6,25 / 10,0 Gbaud (vom Benutzer wählbar)

Link-Breite

1-Lane (über SFP+ Adapter), 4-Lane (über QSFP+ Anschluss)

Steckverbinder

2× QSFP+ Anschlüsse (1 für Link A, 1 für Link B); Trigger In/Out - SMB (LVTTL)

Erfassungsspeicher (Puffer)

Bis zu 64 GB Ringpuffer; 1 GB Standard mit einstellbarem Pre-Trigger (125
MB-Schritte)

Trigger-Optionen

Manuell, protokollbasiert, extern (Eingang), erweiterte If-Then-Else-Maschine
(bis zu 8 Stufen)

Filterfunktionen

Hardware-Filter für Pakete und Kontrollsymbole; softwarebasierte
Filter/Suche

Rohdatenmodus

Symbolebene (nach 8b/10b-Dekodierung), Vollfelddekodierung verfügbar

Host-Schnittstelle

USB 3.0 Gen 1, USB Typ-C

Unterstützte Betriebssysteme

Windows 10/11 (64-bit), Linux Ubuntu 22.04 LTS

Stromzufuhr

12V DC, 6A (Adapter im Lieferumfang enthalten)

Abmessungen (B × H × T)

Ca. 20,5 × 5 × 25 cm (gleiches Gehäuse wie PCIe-Analysator)

Gewicht (B × H × T)

Ca. 6 kg

Statusanzeigen

Link-Status-LEDs pro Lane, Trigger- und Aktivitätsanzeige

Prodigy Exerciser & Analyse

PGY-SSM SD SDIO eMMC Protocol AnalyzerPGY-SSM SD SDIO eMMC Protocol Analyzer Computer Setup
eMMC Protokoll Analyzer
Artikelnr: PGY-SSMlite-eMMC
eMMC Protokoll Analyzer mit langer Aufnahmesequenz und API-Unterstützung sowie mehreren Triggerebenen

Preis auf Anfrage

PGY-UFS3.1-PA-UFS-Protocol-AnalyzerPGY-UFS3.1-PA-UFS-Protocol-Analyzer-Setup
MPHY, UniPro, und UFS 3.1 Protokoll Analyzer
Artikelnr: PGY-UFS3.1-PA
Der UFS 3.1 Protocol Analyzer (PGY-UFS3.1-PA) ermöglicht die Erfassung und das Debugging von Daten über MPHY-, UniPro- und UFS-Protokollschichten.

Preis auf Anfrage

MPHY, UniPro, und UFS 4.0 Protocol Analyzer MPHY, UniPro, und UFS 4.0 Protocol Analyzer
MPHY, UniPro, und UFS 4.0 Protocol Analyzer
Artikelnr: PGY-UFS4.0-PA
Der UFS 4.0 Protocol Analyzer (PGY-UFS4.X-PA) bietet die Erfassung und das Debugging von Daten über MPHY-, UniPro- und UFS-Protokollschichten.

Preis auf Anfrage

PCIe-Low-Power-Seitenband-SignalanalysatorPCIe-Low-Power-Seitenband-Signalanalysator
PCIe-Low-Power-Seitenband-Signalanalysator
Artikelnr: PGY-PCIeLP-SBA
Der PGY-PCIeLP-SBA PCIe Low Power Side Band Signal Analyser misst das Timing der Seitenbandsignale und meldet Fehler.

Preis auf Anfrage

QSPI Exerciser und Protocol Analyzer
QSPI Exerciser und Protocol Analyzer
Artikelnr: PGY-QSPI-EX-PD
Testen Sie ihre QSPI-Designs effektiv! Konfigurieren Sie Master/Slave, generieren Sie QSPI-Verkehr und dekodieren Sie zeitgleich das QSPI-Protokoll

Preis auf Anfrage

RapidIO Serial Protocol AnalyserRapidIO Serial Protocol Analyser
RapidIO Serial Protocol Analyser
Artikelnr: PGY-SRIO-PA
PGY-SRIO-PA ist der branchenweit beste Serial Rapid IO Protocol Analyzer, der den SRIO-Verkehr mit Hilfe von Hardware erfasst

Preis auf Anfrage

PGY-SSM SD SDIO eMMC Protocol AnalyzerPGY-SSM SD SDIO eMMC Protocol Analyzer Computer Setup
SD Protokoll Analyzer
Artikelnr: PGY-SSMlite-SD
SD Protokoll Analyzer | Unterstützt SD2.0 und SD3.0 (UHS-I) mit langer Aufnahmesequenz und API-Unterstützung sowie mehreren Triggerebenen

Preis auf Anfrage

PGY-SSM SD SDIO eMMC Protocol AnalyzerPGY-SSM SD SDIO eMMC Protocol Analyzer Computer Setup
SD | SDIO | eMMC Speicher Protokoll Analyzer
Artikelnr: PGY-SSM
SD Protocol Analyzer, SDIO Protocol Analyzer und eMMC Protocol Analyzer mit langer Aufnahmesequenz und API-Unterstützung sowie mehreren Triggerebenen

Preis auf Anfrage

PGY-SSM SD SDIO eMMC Protocol AnalyzerPGY-SSM SD SDIO eMMC Protocol Analyzer Computer Setup
SDIO Speicher Protokoll Analyzer
Artikelnr: PGY-SSMlite-SDIO
SDIO Protocol Analyzer mit langer Aufnahmesequenz, API-Unterstützung, sowie mehreren Triggerebenen

Preis auf Anfrage

XSPI Protokoll Exerciser und AnalyserXSPI Protokoll Exerciser und Analyser
XSPI Protokoll Exerciser und Analyser
Artikelnr: PGY-STG-PAXSPI
PGY-STG-PAXSPI ist ein leistungsstarker PAX-SPI-Protokoll-Exerciser und -Analysator für Validierung, Debugging und Konformitätstests.

Preis auf Anfrage