Der I3C Protokoll Analyzer and Exerciser ermöglicht die Dekodierung und Analyse des I3C-Protokolls sowie die Fehlersuche im I3C-Protokoll.
.jpg){kind=icon}
.jpg){kind=icon}
.jpg)
.jpg)
.jpg)
.jpg)
Produktnummer: PGY-I3C-EX-PD-Lite
Hersteller: Prodigy
Beschreibung
Der I3C Protocol Analyzer (PGY-I3C-EX-PD-Lite) verfügt über mehrere Funktionen zur Erfassung und Fehlersuche bei der Kommunikation zwischen dem Host und dem zu testenden Design. Die serielle I3C-Bus-Schnittstelle entwickelt sich zu einer bevorzugten Schnittstelle für alle zukünftigen Sensorverbindungen in der Mobiltelefon- und Automobilindustrie. Sie könnte auch als kostengünstige, zuverlässige Schnittstelle für künftige eingebettete elektronische Anwendungen eingesetzt werden, um die neuen datenintensiven Anwendungen zu bewältigen.
Die serielle I3C-Bus-Schnittstelle entwickelt sich zur bevorzugten Schnittstelle für alle künftigen Sensorverbindungen in der Mobiltelefon- und Automobilindustrie. Sie könnte auch als kostengünstige, zuverlässige Schnittstelle für zukünftige eingebettete elektronische Anwendungen gewählt werden, um die neuen datenintensiven Anwendungen zu bewältigen.
Das PGY-I3C-EX-PD-Lite ist das führende Instrument, mit dem Entwicklungs- und Testingenieure die I3C-Designs auf ihre Spezifikationen hin testen können, indem sie das PGY-I3C-EX-PD-Lite als Master/Slave konfigurieren, um I3C-Datenverkehr mit Fehlerinjektionsfunktionen zu erzeugen und I3C-Protokollpakete zu dekodieren.
- Die Lightversion unterstützt: 1 Master + 1 Slave.
- Die Vollversion unterstützt: 1 Master + 3 Slaves - 1 Sekundärer Master +2 Slaves
Features I3C Protokoll Analyzer und Exerciser
- Unterstützt die I3C Spezifikation v1.0/v1.1
- Als Master oder Slave konfigurierbar.
- Möglichkeit zur Konfiguration der BCR-, LVR- und DCR-Register.
- Gleichzeitige Erzeugung des Datenverkehrs und Protokolldekodierung des I3C Busses.
- Optionale Unterstützung von Prüfskripten für die Einhaltung der MIPI Prüfvorschriften (CTS).
- Unterstützt I2C-Slaves und Master.
- Erzeugt verschiedene I3C SDR und HDR Pakete.
- Unterstützt IBI und Hot Plug Fähigkeiten.
- Fehlerinjektion wie CRC-Fehler, Paritätsfehler und ACK/NACK-Fehler.
- Variable I3C-Datengeschwindigkeiten und Duty Cycle.
- PMIC-Geräteunterstützung gemäß JEDEC DDR5-Spezifikation.
- Fähigkeit zum Margin-Test: Spannungs- und Zeitabweichung.
- Kontinuierliches Streaming von Protokolldaten zwischen dem Gerät und dem Host-Computer.
- Zeitdiagramm des protokolldekodierten Busses.
- Auflistung der Protokollaktivität.
- Fehleranalyse bei der Protokolldekodierung.
- Möglichkeit, ein Übungsskript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren.
- USB2/3-Schnittstelle für Host-Computer.
- API-Unterstützung für die Automatisierung in Python oder C++. 1 v1.1 unterstützt nur einspurige Befehle
v1.1 unterstützt nur one lane Befehle
Multidomain-Ansicht
Die Multidomain-Ansicht bietet eine vollständige Übersicht über die I3C-Protokollaktivität in einer einzigen GUI. Benutzer können den Analyzer einfach einrichten, um I3C/I2C-Verkehr über die GUI oder ein Skript zu erzeugen. Der Benutzer kann im Setup-Menü verschiedene Trigger-Bedingungen einstellen, um die Protokollaktivität bei bestimmten Ereignissen zu erfassen und den Übergang zwischen Master und Slave zu dekodieren. Die dekodierten Ergebnisse können in den Fenstern Timing-Diagramm und Protokoll-Listing mit Autokorrelation angezeigt werden. Die State-Machine-Ansicht ermöglicht das Umschalten der State-Machine zwischen Master und Slave zur Design-Validierung. Diese umfassende Ansicht von Informationen macht es zu einem branchenweit besten Produkt und zu einer benutzerfreundlichen Lösung zum Debuggen der I3C-Protokollaktivität.
Exerciser
Das PGY-I3C-EX-PD unterstützt die Erzeugung von I3C-Datenverkehr mittels GUI und Skript. Benutzer können mit der GUI eine einfache Traffic-Generierung durchführen, um das DUT zu testen. Das skriptbasierte GUI bietet die Flexibilität, den gesamten erwarteten Datenverkehr in der realen Welt einschließlich Fehlerinjektionen zu emulieren. In dem folgenden Beispielskript kann der Benutzer I3C-Verkehr wie folgt erzeugen:
- Skriptzeile #10: Systemfrequenz 500KHz, Tastverhältnis auf 50%, CLK-zu-Daten-Verzögerung auf 10ns (Standard), Start-zu-Neustart-Setup-Zeit auf 20ns (Standard)
- Skriptzeile #12: SETMWL
- Skriptzeile #13: Systemintervall zwischen den Nachrichten auf 16us setzen
- Skript Zeile #14: SETMRL
Timing Diagramm und Protokollauflistung
Die Timing-Ansicht bietet die Darstellung von SCL- und SDA-Signalen mit Busdiagramm-Informationen. Die Überlagerung von Protokollbits auf der digitalen Timing-Wellenform hilft bei der einfachen Fehlersuche in protokolldekodierten Daten. Cursor- und Zoom-Funktionen ermöglichen die bequeme Analyse des Protokolls in Timing-Diagrammen auf Timing-Fehler. Das Protokollfenster zeigt die dekodierten Paketinformationen in jedem Status und alle Paketdetails mit Fehlerinformationen im Paket an. Der ausgewählte Frame im Protokollfenster wird in der Timing-Ansicht automatisch korrigiert, um die Timing-Informationen des Pakets anzuzeigen.
Leistungsstarke Trigger-Funktionen
PGY-I3C-EX-PD unterstützt automatische, einfache und erweiterte Triggerfunktionen. Das Analysegerät kann jedes der Protokollpakete auslösen, z. B. Broadcast, gerichtete oder private Nachrichten. Der erweiterte Trigger bietet die Flexibilität, mehrere Triggerbedingungen zu überwachen und kann Triggermaschinen mit mehreren Zuständen einstellen.
Mindestanforderungen Computer
Microsoft Windows® 8, Windows 7, 16GB RAM; Speicher mit mindestens 50 GB Festplattenspeicher für die Speicherung der erfassten Daten. Anzeige mit einer Auflösung von mindestens 1024x768.
Garantie
Für Hardware und Software gilt eine Garantie von einem Jahr. Sonden sind drei Monate Garantie für alle Herstellungsfehler abgedeckt
Technische Daten
| Spezifikation |  |
|---|---|
| Konfigurierbar | 1 Master + 3 Slave oder 1 sekundärer Master + 2 Slaves |
| I3C / I2C Traffic Generierung | Benutzerdefinierte I3C / I2C Traffic Generierung (Simulation des realen Netzwerkverkehrs) |
| SCL-Frequenz | 1Hz bis 12.5MHz - Das Prodigy-Gerät unterstützt bis zu 10MHz bei 1V Frequenz als Slave |
| Konfigurierbarer Spannungslevel | 0,9V bis 3,4V Schritte: A) 0.9 - 1.27 V (in Schritten von 5mV) B) 1,27 - 1,95 V (in Schritten von 10 mV) C) 1,95 - 3,4 V (in Schritten von 30 mV) |
| Hot Join | Ja |
| IBI | Ja |
| CCC-Unterstützung | Alle CCCs werden im Master Slide unterstützt. Alle CCC werden im Slave unterstützt, außer SETXTIME, ENTTM, ENTAS |
| Variation des SCL-Tastverhältnisses | Benutzerdefiniert (in Feinauflösung von 10ns) |
| SCL & SDA-Verzögerung | Benutzerdefiniert (in Feinauflösung von 18ps) |
| Verzögerung zwischen zwei Meldungen | Benutzerdefiniert (in feinen Auflösungen von ns, us, ms und Sekunden) |
| Fehlerinjektion | S0 bis S5 Fehlertypen, die in den I3C-Spezifikationen angegeben sind. CRC-Fehler im DDR-Verkehr. Präambel-Fehler im DDR-Verkehr ACK / NACK-Fehler (Slave) Master-Abbruch. Nicht-standardisierte Frames. Nicht standardmäßige Start-, Stop- und HDR-Ausgangsmuster, Slave-Reset Skripte speichern und laden. |
| API Support | Unterstützung für die Automatisierung des Betriebs mit Python oder C++ |
| Unterstützt | I3C & I2C Protokoll Dekodierung |
| Protokoll-Ansichten | Timing-Diagramm-Ansicht Protokoll-Listing-Ansicht Bus-Diagramm zur Anzeige von Protokollpaketen mit Timing-Diagramm-Darstellung |
| Dauer der Aufzeichnung | Kontinuierliches Streaming von Protokolldaten auf die Host-HDD/SSD |
| Protokoll-Fehlerbericht | S0 bis S5 Fehlertypen, die in den I3C-Spezifikationen angegeben sind CRC-Fehler im DDR-Verkehr Präambel-Fehler im DDR-Verkehr ACK /NACK-Fehler (Slave) Master-Abbruch Nicht-standardisierte Rahmen Nicht standardmäßige Start-, Stop- und HDR-Ausgangsmuster. |
| Host-Anbindung | USB 3.0 / 2.0 Schnittstelle |
| Modell | | | Notes |
|---|---|---|---|
| Konfigurierbar | 1 Master + 1 Slave | 1 Master + 3 Slaves 1 Sekundärer Master +2 Slaves | |
| I3C / I2C Trafficerzeugung | ✓ | ✓ | Benutzerdefinierte I3C/I2C Trafficerzeugung |
| SCL Frequenz | ✓ | ✓ | 400 KHz bis 13,5 MHz |
| Simulieren von realen Netzwerktraffic | X | ✓ | |
| Konfigurerbare Betriebsspannung | 1,2V/1,8V/2,5V/3,3V | Stufenweise (100 mV) 1V bis 3,3V | |
| Hot Join | ✓ | ✓ | |
| CCC Unterstützung | ✓ | ✓ | Alle CCC werden im Masterbetrieb unterstützt Alle CCC werden als Slave unterstützt (Ausgenommmen SETXTIME, ENTTMENTAS) |
| SCL Duty Cycle Variation | X | ✓ | Benutzerdefiniert |
| SCL & SDA Verzögerung | X | ✓ | Benutzerdefiniert |
| Kommunikationsverzögerung | X | ✓ | Benutzerdefiniert |
| Fehlerinjektion | X | ✓ | S0 bis S5 Fehlertypen gemäß I3C-Spezifikationen CRC-Fehler im DDR-Verkehr Präambelfehler im DDR-Verkehr ACK / NACK-Fehler (Slave) Master Abort Nicht standardmäßige Rahmen Nicht standardmäßige Start-, Stopp- und HDR-Ausgangsmuster, Slave-Reset |
| API Unterstützung | X | ✓ | |
| Protokoll Analyse | |||
| Modell | LITE-Version | Vollversion | Notes |
| I3C / I2C Protokolldekodierung | ✓ | ✓ | |
| Protokollansichten | ✓ | ✓ | Zeitdiagrammansicht Protokolllistenansicht Bus-Diagramm zur Anzeige von Protokollpaketen mit Timing Diagrammplot |
| Protokoll Trigger | ✓ (Keine erweiterten Triggeroptionen) | ✓ | Auto (Trigger für jedes Paket) Einfach (Auslöser für benutzerdefiniertes I3C- oder I2C-Paket) Erweitert (Multistate & Multilevel Trigger mit Timer Fähigkeit) |
| Aufnahmelänge | ✓ | ✓ | Kontinuerliches Streaming von Protokolldaten auf HDD/SSD |
| Schnittstellen zum Host | ✓ | ✓ | USB 3.0 / 2.0 |
| Protokollfehlerbericht | ✓ | ✓ | In den I3C-Spezifikationen angegebene Fehlerarten S0 bis S5 CRC-Fehler im DDR-Verkehr Präambelfehler im DDR-Verkehr ACK / NACK-Fehler (Slave) Master Abort Nicht standardmäßige Rahmen Nicht standardmäßige Start-, Stopp- und HDR-Ausgangsmuster. |
Dokumentation
Exerciser - Analyzer Kommunikationsprotokoll
100BASE-T1 Automotive Ethernet Protokoll Analyzer
Artikelnr: PGY-100BASE-T1-PA
...mehr anzeigen
Features 100BASE-T1 Protokoll Analyzer
- Protokolldekodierung und Analyse des 100BASE-T1-Busses.
- Passives Abhören ermöglicht eine nicht-intrusive Methode zur Überwachung des 100BASE-T1-Busses.
- Leistungsstarke Multi-Layer-Protokollschicht-Triggerfunktionen ermöglichen die Erfassung von Daten bei bestimmten Ereignissen.
- Dekodierung von TC10 Sleep- und Wakeup-Ereignissen von Master und Slave.
- Kontinuierliches Streaming der Protokollaktivität SSD/HDD ermöglicht eine lang andauernde Protokolldatenerfassung.
- Gleichzeitige Überwachung der 100BASE-T1- und MDIO/MDC-Protokollaktivität.
- Live-Protokoll-Dekodierungsfunktionen ermöglichen es Ihnen, die Protokollinformationen anzuzeigen, während der Testfall aktiv im DUT ausgeführt wird.
- Die Analysefunktion liefert statistische Informationen zu Protokollpaketen.
- Der FCS-Fehlerbericht hilft bei der Überwachung von Protokollfehlern.
- Die vereinfachte Protokolllistenansicht mit Such- und Filterfunktionen ist einfach zu verwenden.
- Software und Firmware sind vor Ort aktualisierbar
- Berichterstellung.
Preis auf Anfrage
I2C/SPI Exerciser und Protokoll Analyzer
Artikelnr: PGY-I2C/SPI-EX-PD
...mehr anzeigen
Features I2C/SPI Protokoll Analyzer und Exerciser
- Unterstützt I2C-Spezifikationen
- Unterstützt SPI-Spezifikationen
- Möglichkeit den Protokoll Analyzer als Master/Slave zu konfigurieren
- Verschiedene I2C/SPI-Pakete generieren
- Variable Datengeschwindigkeiten
- Generieren Sie I2C/SPI-Verkehr und protokollieren sie die Busse
- Zeitdiagramm des protokolldekodierten Busses
- Listenansicht der Protokollaktivität
- Möglichkeit, Exerciser-skript zu schreiben, um die Generierung mehrerer Frames mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2/3 Host-Computer-Schnittstelle
- Kontinuierliches Streaming der Protokollaktivität zur Festplatte/SSD des Hostsystems
- API-Unterstützung für Automatisierung in Python oder C#
Preis auf Anfrage
I3C Protokoll Exerciser und Analyzer Unterstützt die I3C Spezifikation v1.0/v1.1 Als Master oder Slave konfigurierbar. Möglichkeit zur Konfiguration der BCR-, LVR- und DCR-Register. Gleichzeitige Erzeugung des Datenverkehrs und Protokolldekodierung des I3C Busses. Optionale Unterstützung von Prüfskripten für die Einhaltung der MIPI Prüfvorschriften (CTS). Unterstützt I2C-Slaves und Master. Erzeugt verschiedene I3C SDR und HDR Pakete. Unterstützt IBI und Hot Plug Fähigkeiten. Fehlerinjektion wie CRC-Fehler, Paritätsfehler und ACK/NACK-Fehler. Variable I3C-Datengeschwindigkeiten und Duty Cycle. PMIC-Geräteunterstützung gemäß JEDEC DDR5-Spezifikation. Fähigkeit zum Margin-Test: Spannungs- und Zeitabweichung. Kontinuierliches Streaming von Protokolldaten zwischen dem Gerät und dem Host-Computer. Zeitdiagramm des protokolldekodierten Busses. Auflistung der Protokollaktivität. Fehleranalyse bei der Protokolldekodierung. Möglichkeit, ein Übungsskript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren. USB2/3-Schnittstelle für Host-Computer. API-Unterstützung für die Automatisierung in Python oder C++. 1 v1.1 unterstützt nur einspurige Befehle
Artikelnr: PGY-I3C-EX-PD
...mehr anzeigen
Features I3C Protokoll Analyzer und Exerciser
v1.1 unterstützt nur one lane Befehle
Preis auf Anfrage
I3C Protokoll Exerciser und Analyzer (Lightversion) Unterstützt die I3C Spezifikation v1.0/v1.1 Als Master oder Slave konfigurierbar. Möglichkeit zur Konfiguration der BCR-, LVR- und DCR-Register. Gleichzeitige Erzeugung des Datenverkehrs und Protokolldekodierung des I3C Busses. Optionale Unterstützung von Prüfskripten für die Einhaltung der MIPI Prüfvorschriften (CTS). Unterstützt I2C-Slaves und Master. Erzeugt verschiedene I3C SDR und HDR Pakete. Unterstützt IBI und Hot Plug Fähigkeiten. Fehlerinjektion wie CRC-Fehler, Paritätsfehler und ACK/NACK-Fehler. Variable I3C-Datengeschwindigkeiten und Duty Cycle. PMIC-Geräteunterstützung gemäß JEDEC DDR5-Spezifikation. Fähigkeit zum Margin-Test: Spannungs- und Zeitabweichung. Kontinuierliches Streaming von Protokolldaten zwischen dem Gerät und dem Host-Computer. Zeitdiagramm des protokolldekodierten Busses. Auflistung der Protokollaktivität. Fehleranalyse bei der Protokolldekodierung. Möglichkeit, ein Übungsskript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren. USB2/3-Schnittstelle für Host-Computer. API-Unterstützung für die Automatisierung in Python oder C++. 1 v1.1 unterstützt nur einspurige Befehle
Artikelnr: PGY-I3C-EX-PD-Lite
...mehr anzeigen
Features I3C Protokoll Analyzer und Exerciser
v1.1 unterstützt nur one lane Befehle
Preis auf Anfrage
JTAG Protokoll Exerciser und Analyzer
Artikelnr: PGY-JTAG-EX-PD
...mehr anzeigen
Features JTAG Protokoll Analyzer und Exerciser
- Unterstützt JTAG-Frequenzen von bis zu 25MH
- Gleichzeitige Erzeugung von JTAG-Verkehr und Protokolldekodierung des Busses
- JTAG-Master-Fähigkeit
- Variable JTAG-Datengeschwindigkeiten und Tastverhältnis
- Benutzerdefinierte TCK- und TDI-Verzögerungen
- Kontinuierliches Streaming von Protokolldaten an den Host-Computer zur Bereitstellung eines großen Puffers
- Ein Timing-Diagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldekodierung
- Möglichkeit, ein Exerciser-Skript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2.0/3.0 Schnittstelle zum Host-Computer
- API-Unterstützung für die Automatisierung in Python oder C++
Preis auf Anfrage
PCIe Gen3/4 Protokoll Analyzer
Artikelnr: PGY-PCIeGen3/4-PA
...mehr anzeigen
Features PCIe Protokoll Analyzer
- PCIe Gen1/2/3/4-X4 Protokoll Dekodierung und Analyse.
- Unterstützt derzeit vier Lane PCIeGen1/2/3/4 Bus.
- Aktiver M.2 Connector Interposer für Geschwindigkeiten bis zu PCIe Gen4 ist Standardangebot mit Protokollanalysator.
- Optionaler passiver M.2-Steckverbinder-Interposer für Geschwindigkeiten bis zu PCIe Gen3.
- Optional gelötete Sonde für vier Lanes für Geschwindigkeiten bis zu PCIe Gen3 (8Gbps)
- Protokolldekodierung von TS1, TS2, TLP, DLLP Paketen.
- Hardwarebasierte Protokollpakete TS1, TS2 und IDLE-Filterfunktionen.
- Softwarebasierte Such-, Filter-In- und Filter-Out-Funktionen.
- Hardware-basierte protokollbasierte Trigger-Funktionen.
- Erweiterte mehrstufige if-then-else if-Trigger-Funktionen.
- Standardpuffergröße von 16 GB und erweiterbar auf 64 GB kombiniert für TX und RX.
- Trigger basierend auf TS1, TS2, TLP und DLLP Paketinhalt.
- Detaillierte Ansicht jedes TLP/DLLP mit allen Feldwerten.
- LTSSM-Analyse für PCIe-Protokollverkehr.
- Speichersegmentierung mit jedem Segment mit unterschiedlichen Triggerbedingungen
- Trigger-Ausgangssignal bei Trigger-Ereignis ermöglicht das Triggern anderer Instrumente wie z. B. eines Oszilloskops.
- Schnittstelle zum Host-System über USB 3.0.
- Dekodierte Datenpakete können zur weiteren Analyse in eine .txt-Datei exportiert werden.
- Der PGY Protocol Analyzer ist leicht und kann für Vor-Ort-/Feldtests eingesetzt werden.
- Das Gerät ist vor Ort aufrüstbar und kann so leicht auf die neuesten Funktionen aktualisiert werden.
Preis auf Anfrage
PMBus Protokoll Exerciser und Analyzer
Artikelnr: PGY-PM-Bus-EX-PD
...mehr anzeigen
Features PGY-PMBus-EX-PD PM Protokoll Exerciser und Analyzer
- Unterstützt PMBus-Spezifikationen.
- Möglichkeit der Konfiguration als Master/Slave.
- Variable Datengeschwindigkeiten.
- Generierung von PMbus-Verkehr und Protokolldekodierung des Busses.
- Ein Zeitdiagramm des protokolldekodierten Busses.
- Auflistung der Protokollaktivität.
- Möglichkeit, ein Exerciser-Skript zu schreiben, um die Erzeugung mehrerer Frames mit unterschiedlichen Datengeschwindigkeiten zu kombinieren.
- USB 2/3 Schnittstelle zum Host-Computer.
- Kontinuierliches Streaming von Protokolldaten zum Host-Computer, um einen großen Puffer bereitzustellen.
- API-Unterstützung für die Automatisierung in Python oder C++.
Preis auf Anfrage
QSPI Exerciser und Protocol Analyzer
Artikelnr: PGY-QSPI-EX-PD
...mehr anzeigen
Features QSPI Protokoll Analyzer und Exerciser
- Unterstützt QSPI-Geschwindigkeiten von bis zu 80 MHz*
- Als Master oder Slave zu konfigurierbar
- Generieren Sie gleichzeitig QSPI-Verkehr und dekodieren das Protokoll
- QSPI-Master und -Slaves
- STR- und DTR-Übertragungsraten
- Erweiterte, Dual- und Quad-QSPI-Modi werden unterstützt
- Variable QSPI-Datengeschwindigkeiten und Arbeitszyklus
- Kontinuierliches Streaming von Protokolldaten zum Host-Computer, um im Sniffer-Modus einen großen Datenvolumen bereitzustellen
- Ein Zeitdiagramm des protokolldekodierten Busses
- Listenansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldekodierung
- Möglichkeit, Exerciserskripte zu schreiben, um die Generierung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2.0/3.0-Schnittstelle
- API-Unterstützung für die Automatisierung in Python oder C++
Preis auf Anfrage
RFFE Protocol Exerciser und Analyzer
Artikelnr: PGY-RFFE-EX-PD
...mehr anzeigen
Features RFFE Protokoll Analyzer und Exerciser
- Unterstützt RFFE2.0/2.1 Spezifikation
- Kann als Master oder Slave konfiguriert werden
- Generierung verschiedener RFFE bei voller und halber Geschwindigkeit der vollen Frequenz
- Fehlerinjektion wie Paritätsfehler und ACK/NACK-Fehler
- Variable RFFE-Datengeschwindigkeiten
- Gleichzeitige Erzeugung von RFFE-Verkehr und Protokolldekodierung des Busses
- Das Zeitdiagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldekodierung
- Möglichkeit, ein Exerciser-Skript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB2/3-Host-Computer-Schnittstelle
- Flexibilität bei der Aufrüstung des Geräts für die Weiterentwicklung der RFFE-Spezifikation
Preis auf Anfrage
SMBus Protokoll Exerciser und Analyzer
Artikelnr: PGY-SM-Bus-EX-PD
...mehr anzeigen
Features PGY-SMBus-EX-PD SM Protokoll Exerciser und Analyzer
- Unterstützt SMBus 3,4 Mbit/s Geschwindigkeit
- Möglichkeit zur Konfiguration als Master oder Slave
- Gleichzeitige SMBus-Datenverkehrsgenerierung und Protokolldecodierung
- Error Injection ACK/NACK-Fehler
- Variable SMBus-Datengeschwindigkeiten und Arbeitszyklen
- Kontinuierliches Streaming von Protokolldaten zum Host-Computer, um einen großen Puffer bereitzustellen
- Timing-Diagramm des protokolldekodierten Busses
- Listenansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldecodierung
- Möglichkeit, ein Übungsskript zu schreiben, um die Generierung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2.0/3.0 Host-Computer-Schnittstelle
- API-Unterstützung für die Automatisierung in Python oder C++
Preis auf Anfrage
SMI (MDIO) Protokoll Exerciser & Analyser
Artikelnr: PGY-SMI-EX-PD
...mehr anzeigen
Features PGY-SMI-EX-PD SMI Protokoll Exerciser und Analyzer
- Unterstützt SMI (MDIO)-Geschwindigkeiten von bis zu 25MHz
- Konfiguration als Master oder Slave
- Gleichzeitige Erzeugung von SMI-Datenverkehr und Protokolldekodierung
- Unterstützung für SMI-Klausel 22 und 45
- Variable SMI-Datengeschwindigkeiten und Duty Cycle
- Kontinuierliches Streaming von Protokolldaten an den Host-Computer zur Bereitstellung eines großen Puffers
- Zeitdiagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Möglichkeit, ein Übungsskript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2.0/3.0-Schnittstelle für Host-Computer
- API-Unterstützung für die Automatisierung in Python oder C++
Preis auf Anfrage
SPMI Protokoll Exerciser und Analyzer
Artikelnr: PGY-SPMI-EX-PD
...mehr anzeigen
Features PGY-SPMI-EX-PD SPMI Protokoll Exerciser und Analyzer
- Unterstützt SPMI v 1.0/ 2.0 Spezifikationen
- Möglichkeit der Konfiguration als Master oder Slave
- Unterstützt Sole Master Funktion
- Unterstützt die Funktion Request Capable Slave (RCS)
- Unterstützt den komplexen BUS-Arbitrierungsprozess
- Erzeugt verschiedene SPMI-Pakete
- Fehlerinjektion wie Paritätsfehler, ACK/NACK-Fehler und Skip SSC-Fehler
- Variable SPMI-Datengeschwindigkeiten (32kHz - 26Mhz1), Spannungssteuerungspegel (1,2 oder 1,8) und Tastverhältnis (25%, 50% und 75%).
- Gleichzeitige Erzeugung von SPMI-Datenverkehr und Protokolldekodierung des Busses
- Kontinuierliches Streaming von Protokolldaten zur HDD/SSD
- Ein Zeitdiagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Fehleranalyse in protokolldekodierten Daten
- Möglichkeit zum Schreiben eines Übungsskripts zur Kombination mehrerer
- Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB2/3-Schnittstelle für Host-Computer
- API-Unterstützung für die Automatisierung in Python und C++
- Flexibilität zur Aufrüstung des Geräts für die sich entwickelnde SPMI-Spezifikation
- Optionales Protocol Implementation Compliance Statement (PICS) unterstützt Skripte
Preis auf Anfrage
UART Protokoll Exerciser und Analyzer
Artikelnr: PGY-UART-EX-PD
...mehr anzeigen
Features PGY-UART-EX-PD UART Protokoll Exerciser und Analyzer
- Unterstützt kundenspezifische UART-Verkehrserzeugung
- Gleichzeitige Erzeugung von UART-Verkehr und Protokolldekodierung des Busses
- Variable UART-Baudraten
- Kontinuierliches Streaming von Protokolldaten an den Host-Computer zur Bereitstellung eines großen Puffers
- Ein Zeitdiagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldekodierung
- Möglichkeit, ein Übungsskript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2.0/3.0 Schnittstelle zum Host-Computer
- API-Unterstützung für die Automatisierung in Python oder C++
Preis auf Anfrage