Beschreibung
Der RFFE Protocol Analyzer (PGY-RFFE-EX-PD) ist ein Protokollanalysator mit mehreren Zusatzfunktionen zur Erfassung und Fehlersuche bei der Kommunikation zwischen Host und zu testendem Design. Die serielle Busschnittstelle RFFE (RF Front-End Control Interface) wird immer mehr zur Steuerung von RF-Front-End-Geräten eingesetzt. Es gibt eine Vielzahl von Front-End-Geräten wie Leistungsverstärker (PA), Low-Nose-Verstärker (LNA), Filter, Schalter, Power-Management-Module und Antennen-Tuner. Sie werden häufig in mobilen Geräten eingesetzt.
Features RFFE Protokoll Analyzer und Exerciser
- Unterstützt RFFE2.0/2.1 Spezifikation
- Kann als Master oder Slave konfiguriert werden
- Generierung verschiedener RFFE bei voller und halber Geschwindigkeit der vollen Frequenz
- Fehlerinjektion wie Paritätsfehler und ACK/NACK-Fehler
- Variable RFFE-Datengeschwindigkeiten
- Gleichzeitige Erzeugung von RFFE-Verkehr und Protokolldekodierung des Busses
- Das Zeitdiagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldekodierung
- Möglichkeit, ein Exerciser-Skript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB2/3-Host-Computer-Schnittstelle
- Flexibilität bei der Aufrüstung des Geräts für die Weiterentwicklung der RFFE-Spezifikation
Multidomain-Ansicht

Die Multi-Domain-Ansicht bietet eine vollständige Ansicht der RFFE-Protokollaktivität in einer einzigen grafischen Benutzeroberfläche. Benutzer können den Analyzer leicht einrichten, um RFFE-Verkehr über eine GUI oder ein Skript zu erzeugen. Die Benutzer können im Setup-Menü verschiedene Trigger-Bedingungen einstellen, um die Protokollaktivität bei bestimmten Ereignissen zu erfassen und die Protokolltransaktionen zwischen Master und Slave zu dekodieren. Die dekodierten Ergebnisse können im Timing-Diagramm und im Protokoll-Listing-Fenster mit Autokorrelation angezeigt werden. Diese umfassende Informationsdarstellung macht die Software zu einer der besten in der Branche und bietet eine benutzerfreundliche Lösung zum Debuggen der RFFE-Protokollaktivität.
Exerciser
PGY-QSPI-EX-PD unterstützt die Erzeugung von QSPI-Verkehr mit Hilfe von GUI und Skript. Anwender können mit der GUI einfachen Datenverkehr erzeugen, um den Prüfling zu testen. Die skriptbasierte GUI bietet die Flexibilität, den gesamten erwarteten Datenverkehr in der realen Welt einschließlich Fehlerinjektionen zu emulieren. In diesem Beispielskript kann der Benutzer QSPI-Verkehr wie folgt erzeugen:
- Script line #4: REG Write to the slave with USID 5
- Script line #5: REG Read to the slave with USID 5
- Script line #8: EXT REG Write to the slave with USID 5
- Script line #9: EXT REG Read to the slave with USID 5

Timing Diagramm und Protokollauflistung


Die Timing-Ansicht bietet die Darstellung der SCLK- und SDATA-Signale mit einem Busdiagramm. Die Überlagerung der Protokollbits auf der digitalen Timing-Wellenform erleichtert die Fehlersuche bei den dekodierten Protokolldaten. Die Cursor- und Zoom-Funktionen erleichtern die Analyse des Protokolls im Timing-Diagramm auf eventuelle Timing-Fehler. Das Protokollfenster zeigt die dekodierten Paketinformationen in jedem Status und alle Paketdetails an. Der im Protokollfenster ausgewählte Rahmen wird in der Timing-Ansicht automatisch korrigiert, um die Timing-Informationen des Pakets anzuzeigen.
Leistungsstarke Trigger-Funktionen
PGY-RFFE-EX-PD unterstützt automatische, einfache und erweiterte Triggerfunktionen. Der Analysator kann auf jedes der Protokollpakete wie Ext. Reg. Write, Ext. Reg, Read und so weiter auslösen. Der erweiterte Trigger bietet die Flexibilität, mehrere Triggerbedingungen zu überwachen und kann Triggermaschinen mit mehreren Zuständen einstellen.

Garantie
Für Hardware und Software gilt eine Garantie von einem Jahr. Sonden sind Monate Garantie für alle Herstellungsfehler abgedeckt
Technische Daten
Spezifikation | ![]() |
---|---|
Konfigurierbar | 1 Master + 4 Slaves |
RFFE Traffic Generierung | Benutzerdefinierte RFFE-Traffic-Generierung |
SCL-Frequenz | 32KHz bis 52 MHz |
Konfigurierbarer Spannungslevel | 1,2 V und 1,8 V |
SCL-Tastverhältnis-Variation | 25%, 50% and 75% |
SCL & SDA Verzögerung | Benutzerdefiniert in Vielfachen von 5,2ns |
Verzögerung zwischen zwei Meldungen | Benutzerdefiniert |
Fehlerinjektion | Paritätsfehler-Injektion |
Unterstützt | RFFE 2.0/2.1-Protokolldekodierung |
Protokoll-Ansichten | Timing-Diagramm-Ansicht Protokoll-Listing-Ansicht Bus-Diagramm zur Anzeige von Protokollpaketen mit Timing-Diagramm-Darstellung |
Protokoll Trigger | Auto (Auslösung bei jedem Paket) Einfach (Auslösung bei einem beliebigen benutzerdefinierten RFFE-Paket) Erweitert (Multi-state & mehrstufige Trigger Fähigkeit) |
Erfassungsdauer | Kontinuierliches Streaming Protokoll |
Protokoll-Fehlerbericht | Parität |
Host-Verbindungen | USB 3.0 / 2.0 Schnittstelle |
Dokumentation
Exerciser - Analyzer
Features 100BASE-T1 Protokoll Analyzer
- Protokolldekodierung und Analyse des 100BASE-T1-Busses.
- Passives Abhören ermöglicht eine nicht-intrusive Methode zur Überwachung des 100BASE-T1-Busses.
- Leistungsstarke Multi-Layer-Protokollschicht-Triggerfunktionen ermöglichen die Erfassung von Daten bei bestimmten Ereignissen.
- Dekodierung von TC10 Sleep- und Wakeup-Ereignissen von Master und Slave.
- Kontinuierliches Streaming der Protokollaktivität SSD/HDD ermöglicht eine lang andauernde Protokolldatenerfassung.
- Gleichzeitige Überwachung der 100BASE-T1- und MDIO/MDC-Protokollaktivität.
- Live-Protokoll-Dekodierungsfunktionen ermöglichen es Ihnen, die Protokollinformationen anzuzeigen, während der Testfall aktiv im DUT ausgeführt wird.
- Die Analysefunktion liefert statistische Informationen zu Protokollpaketen.
- Der FCS-Fehlerbericht hilft bei der Überwachung von Protokollfehlern.
- Die vereinfachte Protokolllistenansicht mit Such- und Filterfunktionen ist einfach zu verwenden.
- Software und Firmware sind vor Ort aktualisierbar
- Berichterstellung.
Preis auf Anfrage
Features I2C/SPI Protokoll Analyzer und Exerciser
- Unterstützt I2C-Spezifikationen
- Unterstützt SPI-Spezifikationen
- Möglichkeit den Protokoll Analyzer als Master/Slave zu konfigurieren
- Verschiedene I2C/SPI-Pakete generieren
- Variable Datengeschwindigkeiten
- Generieren Sie I2C/SPI-Verkehr und protokollieren sie die Busse
- Zeitdiagramm des protokolldekodierten Busses
- Listenansicht der Protokollaktivität
- Möglichkeit, Exerciser-skript zu schreiben, um die Generierung mehrerer Frames mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2/3 Host-Computer-Schnittstelle
- Kontinuierliches Streaming der Protokollaktivität zur Festplatte/SSD des Hostsystems
- API-Unterstützung für Automatisierung in Python oder C#
Preis auf Anfrage
Features I3C Protokoll Analyzer und Exerciser
v1.1 unterstützt nur one lane Befehle
Preis auf Anfrage
Features I3C Protokoll Analyzer und Exerciser
v1.1 unterstützt nur one lane Befehle
Preis auf Anfrage
Features JTAG Protokoll Analyzer und Exerciser
- Unterstützt JTAG-Frequenzen von bis zu 25MH
- Gleichzeitige Erzeugung von JTAG-Verkehr und Protokolldekodierung des Busses
- JTAG-Master-Fähigkeit
- Variable JTAG-Datengeschwindigkeiten und Tastverhältnis
- Benutzerdefinierte TCK- und TDI-Verzögerungen
- Kontinuierliches Streaming von Protokolldaten an den Host-Computer zur Bereitstellung eines großen Puffers
- Ein Timing-Diagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldekodierung
- Möglichkeit, ein Exerciser-Skript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2.0/3.0 Schnittstelle zum Host-Computer
- API-Unterstützung für die Automatisierung in Python oder C++
Preis auf Anfrage
Features PCIe Protokoll Analyzer
- PCIe Gen1/2/3/4-X4 Protokoll Dekodierung und Analyse.
- Unterstützt derzeit vier Lane PCIeGen1/2/3/4 Bus.
- Aktiver M.2 Connector Interposer für Geschwindigkeiten bis zu PCIe Gen4 ist Standardangebot mit Protokollanalysator.
- Optionaler passiver M.2-Steckverbinder-Interposer für Geschwindigkeiten bis zu PCIe Gen3.
- Optional gelötete Sonde für vier Lanes für Geschwindigkeiten bis zu PCIe Gen3 (8Gbps)
- Protokolldekodierung von TS1, TS2, TLP, DLLP Paketen.
- Hardwarebasierte Protokollpakete TS1, TS2 und IDLE-Filterfunktionen.
- Softwarebasierte Such-, Filter-In- und Filter-Out-Funktionen.
- Hardware-basierte protokollbasierte Trigger-Funktionen.
- Erweiterte mehrstufige if-then-else if-Trigger-Funktionen.
- Standardpuffergröße von 16 GB und erweiterbar auf 64 GB kombiniert für TX und RX.
- Trigger basierend auf TS1, TS2, TLP und DLLP Paketinhalt.
- Detaillierte Ansicht jedes TLP/DLLP mit allen Feldwerten.
- LTSSM-Analyse für PCIe-Protokollverkehr.
- Speichersegmentierung mit jedem Segment mit unterschiedlichen Triggerbedingungen
- Trigger-Ausgangssignal bei Trigger-Ereignis ermöglicht das Triggern anderer Instrumente wie z. B. eines Oszilloskops.
- Schnittstelle zum Host-System über USB 3.0.
- Dekodierte Datenpakete können zur weiteren Analyse in eine .txt-Datei exportiert werden.
- Der PGY Protocol Analyzer ist leicht und kann für Vor-Ort-/Feldtests eingesetzt werden.
- Das Gerät ist vor Ort aufrüstbar und kann so leicht auf die neuesten Funktionen aktualisiert werden.
Preis auf Anfrage
Features PGY-PMBus-EX-PD PM Protokoll Exerciser und Analyzer
- Unterstützt PMBus-Spezifikationen.
- Möglichkeit der Konfiguration als Master/Slave.
- Variable Datengeschwindigkeiten.
- Generierung von PMbus-Verkehr und Protokolldekodierung des Busses.
- Ein Zeitdiagramm des protokolldekodierten Busses.
- Auflistung der Protokollaktivität.
- Möglichkeit, ein Exerciser-Skript zu schreiben, um die Erzeugung mehrerer Frames mit unterschiedlichen Datengeschwindigkeiten zu kombinieren.
- USB 2/3 Schnittstelle zum Host-Computer.
- Kontinuierliches Streaming von Protokolldaten zum Host-Computer, um einen großen Puffer bereitzustellen.
- API-Unterstützung für die Automatisierung in Python oder C++.
Preis auf Anfrage
Features QSPI Protokoll Analyzer und Exerciser
- Unterstützt QSPI-Geschwindigkeiten von bis zu 80 MHz*
- Als Master oder Slave zu konfigurierbar
- Generieren Sie gleichzeitig QSPI-Verkehr und dekodieren das Protokoll
- QSPI-Master und -Slaves
- STR- und DTR-Übertragungsraten
- Erweiterte, Dual- und Quad-QSPI-Modi werden unterstützt
- Variable QSPI-Datengeschwindigkeiten und Arbeitszyklus
- Kontinuierliches Streaming von Protokolldaten zum Host-Computer, um im Sniffer-Modus einen großen Datenvolumen bereitzustellen
- Ein Zeitdiagramm des protokolldekodierten Busses
- Listenansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldekodierung
- Möglichkeit, Exerciserskripte zu schreiben, um die Generierung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2.0/3.0-Schnittstelle
- API-Unterstützung für die Automatisierung in Python oder C++
Preis auf Anfrage
Features RFFE Protokoll Analyzer und Exerciser
- Unterstützt RFFE2.0/2.1 Spezifikation
- Kann als Master oder Slave konfiguriert werden
- Generierung verschiedener RFFE bei voller und halber Geschwindigkeit der vollen Frequenz
- Fehlerinjektion wie Paritätsfehler und ACK/NACK-Fehler
- Variable RFFE-Datengeschwindigkeiten
- Gleichzeitige Erzeugung von RFFE-Verkehr und Protokolldekodierung des Busses
- Das Zeitdiagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldekodierung
- Möglichkeit, ein Exerciser-Skript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB2/3-Host-Computer-Schnittstelle
- Flexibilität bei der Aufrüstung des Geräts für die Weiterentwicklung der RFFE-Spezifikation
Preis auf Anfrage
Features PGY-SMBus-EX-PD SM Protokoll Exerciser und Analyzer
- Unterstützt SMBus 3,4 Mbit/s Geschwindigkeit
- Möglichkeit zur Konfiguration als Master oder Slave
- Gleichzeitige SMBus-Datenverkehrsgenerierung und Protokolldecodierung
- Error Injection ACK/NACK-Fehler
- Variable SMBus-Datengeschwindigkeiten und Arbeitszyklen
- Kontinuierliches Streaming von Protokolldaten zum Host-Computer, um einen großen Puffer bereitzustellen
- Timing-Diagramm des protokolldekodierten Busses
- Listenansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldecodierung
- Möglichkeit, ein Übungsskript zu schreiben, um die Generierung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2.0/3.0 Host-Computer-Schnittstelle
- API-Unterstützung für die Automatisierung in Python oder C++
Preis auf Anfrage
Features PGY-SMI-EX-PD SMI Protokoll Exerciser und Analyzer
- Unterstützt SMI (MDIO)-Geschwindigkeiten von bis zu 25MHz
- Konfiguration als Master oder Slave
- Gleichzeitige Erzeugung von SMI-Datenverkehr und Protokolldekodierung
- Unterstützung für SMI-Klausel 22 und 45
- Variable SMI-Datengeschwindigkeiten und Duty Cycle
- Kontinuierliches Streaming von Protokolldaten an den Host-Computer zur Bereitstellung eines großen Puffers
- Zeitdiagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Möglichkeit, ein Übungsskript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2.0/3.0-Schnittstelle für Host-Computer
- API-Unterstützung für die Automatisierung in Python oder C++
Preis auf Anfrage
Features PGY-SPMI-EX-PD SPMI Protokoll Exerciser und Analyzer
- Unterstützt SPMI v 1.0/ 2.0 Spezifikationen
- Möglichkeit der Konfiguration als Master oder Slave
- Unterstützt Sole Master Funktion
- Unterstützt die Funktion Request Capable Slave (RCS)
- Unterstützt den komplexen BUS-Arbitrierungsprozess
- Erzeugt verschiedene SPMI-Pakete
- Fehlerinjektion wie Paritätsfehler, ACK/NACK-Fehler und Skip SSC-Fehler
- Variable SPMI-Datengeschwindigkeiten (32kHz - 26Mhz1), Spannungssteuerungspegel (1,2 oder 1,8) und Tastverhältnis (25%, 50% und 75%).
- Gleichzeitige Erzeugung von SPMI-Datenverkehr und Protokolldekodierung des Busses
- Kontinuierliches Streaming von Protokolldaten zur HDD/SSD
- Ein Zeitdiagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Fehleranalyse in protokolldekodierten Daten
- Möglichkeit zum Schreiben eines Übungsskripts zur Kombination mehrerer
- Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB2/3-Schnittstelle für Host-Computer
- API-Unterstützung für die Automatisierung in Python und C++
- Flexibilität zur Aufrüstung des Geräts für die sich entwickelnde SPMI-Spezifikation
- Optionales Protocol Implementation Compliance Statement (PICS) unterstützt Skripte
Preis auf Anfrage
Features PGY-UART-EX-PD UART Protokoll Exerciser und Analyzer
- Unterstützt kundenspezifische UART-Verkehrserzeugung
- Gleichzeitige Erzeugung von UART-Verkehr und Protokolldekodierung des Busses
- Variable UART-Baudraten
- Kontinuierliches Streaming von Protokolldaten an den Host-Computer zur Bereitstellung eines großen Puffers
- Ein Zeitdiagramm des protokolldekodierten Busses
- Listing-Ansicht der Protokollaktivität
- Fehleranalyse bei der Protokolldekodierung
- Möglichkeit, ein Übungsskript zu schreiben, um die Erzeugung mehrerer Datenrahmen mit unterschiedlichen Datengeschwindigkeiten zu kombinieren
- USB 2.0/3.0 Schnittstelle zum Host-Computer
- API-Unterstützung für die Automatisierung in Python oder C++
Preis auf Anfrage